# CUDA GPU 向けの自動最適化 FFT ライブラリ

額 田 彰<sup> $\dagger$ 1, $\dagger$ 2</sub> 松 岡 聡<sup> $\dagger$ 1, $\dagger$ 3, $\dagger$ 2</sub></sup></sup>

NVIDIA CUDA をサポートとする GPU はその高いメモリバンド幅から,FFT などのメモリア クセスの多い計算にも有効である.CUDA 用の FFT カーネルに関しては既に幾つかの実装が存在す るが,GPU のアーキテクチャに有利な2のべき乗などのサイズに特化したものが多い.本研究では自 動最適化手法によって高性能なFFT カーネルを生成し,より多様な入力サイズに対応する.shared memory へのアクセスの最適化や網羅的な探索により生成されたカーネルは CUFFT ライブラリを 遥かに超え,既存の他の実装を上回る性能を実現した.

# Auto-Tuning FFT Library for CUDA GPUs

AKIRA NUKADA $^{\dagger 1,\dagger 2}$  and Satoshi Matsuoka  $^{\dagger 1,\dagger 3,\dagger 2}$ 

NVIDIA CUDA capable GPUs have extremely high memory bandwidth which benefits memory intensive applications such as FFT. Already there are several implementations of FFT using CUDA but they are optimized for specific transform sizes like powers of two which are suitable for GPU architecture. In this paper, we present our auto-tuning method to generate high performance CUDA kernels for FFTs of varying transform sizes. The optimized kernels outperform not only NVIDIA CUFFT libraries but also many of existing implementations.

## 1. はじめに

Graphics Processing Unit (GPU) は非常に身近な 出力デバイスの一つであるが, 3D ビデオゲームやグ ラフィックスアプリケーションにおいて高画質の3次 元空間映像を高速にレンダリングするためのアクセ ラレータであり,特に近年の飛躍的な演算性能の向上 の結果,これまでの主要な計算資源である CPU の演 算性能を上回る.このことに注目し,これまで多くの 研究者・開発者が GPU による汎用計算を実現してき た<sup>1)</sup>.従来の計算用アクセラレータと同様にN体問 題<sup>2),3)</sup> や行列積<sup>4)</sup> などの演算量の多い計算で特に性能 を発揮してきたが,GPU の特徴の一つである高いメ モリバンド幅を生かし,FFT<sup>5)</sup>等のメモリアクセスの 比率が多い計算の高速化も可能である.GPU は量産 されるハードウェアであるため廉価で入手可能である ことや,電力効率が高いことも魅力的な要素である.

†1 東京工業大学

- Tokyo Institute of Technology.
- †2 科学技術振興機構 戦略的創造研究推進事業

†3 国立情報学研究所

National Institute of Informatics.

GPU での計算は最初は DirectX や OpenGL など のグラフィック API を用い, Cg<sup>6)</sup>, HLSL 等のシェー ダ言語で開発した独自のシェーダプログラムを実行す ることにより汎用計算を行っていた.その後 C 言語を 拡張した BrookGPU<sup>7)</sup> や Microsoft の Accelerator<sup>8)</sup> などのより開発しやすい高級言語のプログラミング環 境が整ってきた.NVIDIA の提案する CUDA<sup>9),10)</sup> は これまでの GPU アーキテクチャとは異なり, GPGPU としての利用を強く意識した機能を多く備えている. CUDA の開発言語もまた C 言語を拡張したものであ り, 以前と比べて格段に容易に GPU を使ったプログ ラムを作成できるようになった.FFT の GPU 用の 実装は CUDA 以前もの<sup>11)-13)</sup>, CUDA を利用したも の<sup>14)-16)</sup> と既に幾つかの FFT の実装が存在する.

GPUの場合 CPUと違い急速に進化しており,あ る製品がリリースされてから次の製品がリリースされ るまでの間隔が非常に短い.そこで製品を入手してか ら如何に迅速にコードの最適化・チューニングを完了 するかが重要になる.この目的を達成するための方法 の一つが ATLAS<sup>17)</sup> や FFTW ライブラリ<sup>18)</sup>, SPI-RAL<sup>19)</sup> に代表される自動チューニング手法である. 大幅なアーキテクチャの変更があると完璧に対処する ことは不可能であるが,多少のバランスの変化等には

Japan Science and Technology Agency, Core Research for Evolutional Science and Technology.

追従可能である.

現在 NVIDIA GPU 用の CUDA, AMD/ATI GPU 用の Brook+や CAL<sup>20)</sup>, Cell<sup>21)</sup>用の Cell SDK と 様々なプログラミング環境が乱立している状態にあり, 各計算デバイスに対応する開発言語を用いなければな らない.これらを統合する目的で昨年 12 月に策定さ れたのが OpenCL 1.0<sup>22)</sup>である.OpenCL 環境にお いても多種の CPU, GPU, その他のアクセラレータ 等の差異を吸収し,適した実装方法を選択するために 同様の自動最適化手法が必要となるであろう.

本研究では NVIDIA CUDA 環境において FFT ライブラリの自動最適化を実現する.特に単精度の complex-to-complex 型で多次元 FFT の一部として も頻繁に用いられる,多数の1次元 FFT の計算を 扱う.

# 2. NVIDIA CUDA

従来の GPU ではシェーダプロセッサ間での通信が 不可能であったため各プロセッサは個別のデータに対 して同じ処理を行うストリーム処理に限定されていた. CUDA 環境では shared memory によってスレッド間 の通信が可能となり,複数スレッドが共通して必要な デバイスメモリ上のデータへのアクセスの効率化や, 細粒度並列処理,より複雑な計算等を行うことができ るようになった.またメモリアクセスの自由度が高く, 広範囲なアプリケーションを対象とする.

CUDA をサポートする最初の GPU は G80 コアを 搭載する GeForce 8800 GTX であった. 8800 GTX は 16 個の Streaming Multiprocessor (SM) 群を搭載 し、この各 SM は Streaming Processor (SP) と呼ば れるプロセッサコア 8 個, 16KByte の shared memory, 8,192 個のレジスタ, constant cache memory, texture cache memory 等から構成される. GeForce 8800 GTX は合計 128 個の SP をもつ超並列プロセッ サである.

現時点でリリースされている CUDA 対応 GPU は 基本的には同じアーキテクチャ構成で,コア及びメモ リの動作クロック周波数,マルチプロセッサの数,メ モリ容量,メモリバンド幅,PCI-Expressのバージョ ン等にバリエーションがある.NVIDIA の最新 GPU である GeForce GTX 280 や Tesla S1070 では,SM あたりのレジスタ数が 16,384 に,SM の数が 30 に 増加しているほか,命令実行機構の改良,atomic 処 理,倍精度演算への対応等が追加されている.AMD Phenom 9500 Quad-Core プロセッサ (2.2GHz)の単 精度演算性能は4コアを合計して 70.4GFLOPS であ **リ**, GeForce GTX 280 はその約 13 倍もの演算性能 を持つ.

CUDA の SM は各 SP で同じ命令を実行する SIMD (Single Instruction Multiple Data) であるが,各 SM 間は同期せずに動作する SPMD (Single Program Multiple Data)型のプロセッサである.CUDA のアー キテクチャでは現在各 SM は最大 1,024 個 (G80 では 768 個)のスレッドがアクティブになる.このように 多数のスレッドを実行することによってレジスタやメ モリヘアクセスする時の遅延を隠蔽している.実際に は 32 スレッド毎に Warp と呼ばれる単位で管理され, 最大 32Warp (G80 では 24Warp)がアクティブな状 態になる.1 つの Warp に属する 32 個のスレッドは 8 スレッドずつ順番に 8 個の SP に投入されて実行さ れる.

スレッドはスレッドブロックにグループ化される. 各スレッドブロックに属する全てのスレッドは一つの SM で実行され, shared memory を介してスレッド 間のデータ交換や同期が可能である.各スレッドブ ロックが使用するスレッド数,総レジスタ数, shared memory サイズによって各 SM で同時に実行されるス レッドブロックの数が自動的に決定される.

# CUDA 用 FFT カーネルの自動チューニ ング

CPU での FFT の計算とは異なり, CUDA GPU で の FFT は実行スレッド数, shared memory のバンク コンフリクトの回避等の GPU 特有のチューニングの 項目が多く存在する.

まず shared memory を用いた FFT の計算の例と して 60 点 FFT を図 1 に示す . 各スレッドブロックが 1 次元 FFT を一つずつ計算していくものとする . ま ずはじめに入力データを global memory から読み込 み , 20 スレッドがそれぞれ 3 基底 FFT カーネルを計 算する . shared memory を介してスレッド間でデー 夕交換をしながら , 15 スレッドで 4 基底 FFT カーネ ルを , 12 スレッドで 5 基底 FFT カーネルを計算し , 最後に結果を global memory へ書き込む . このよう に複数の基底のカーネルを用いる場合には , 計算に参 加するスレッド数が変化する . 実際には CUDA のス レッドブロックあたりのスレッド数は CUDA カーネ ル実行中は固定であるため , 一部のスレッドが遊休状 態になる .

**3.1** 基底の選択

CPU の計算と同様に FFT カーネルで用いる基底 と順序に関して幾つかの組み合わせがある.例えば

2



図1 Shared Memory を用いた 60 点 FFT の計算.

480 点 FFT の場合,3,4,5,8 基底を用いるとして も4! = 24 通りの順序がある.それらの全てについて カーネルを生成し,実行したときの実行時間を比較し て最良のものを選ぶ.単に演算数が最小になるものを 選ぶ方法では不十分で,遊休状態となるスレッドや, shared memory へのアクセス,SIMD 化により増加 する演算等の様々な要素が性能に影響を与える.

3.2 スレッドブロック数の選択

各 SM で同時にアクティブになるスレッドブロック の数はメモリアクセスの性能や SP を有効利用する上 で重要な要素である.適切なスレッドブロック数が存 在し,それより多くても少なくても性能低下を引き起 こす.

表1 に今回の実験で用いた GPU の各モデルの諸 元を示す.両モデルを比較すると,SP の演算性能は Tesla S1070 の方が高く,メモリバンド幅に関しては GeForce GTX 280 の方が高いというようにバランス が異なる.図2 に示すようにその適切なスレッドブ ロック数は GPU のモデルに依存する.

図2に示すように最適なスレッドブロック数に至る までの過程では性能は上昇し続ける.そこで各SMあ たりのスレッドブロック数を1から順に増やしていき, 性能が前回より下がったところで停止するという手法 により容易に最適なスレッドブロック数を得る事がで きる.



3.3 Shared Memory の最適化

NVIDIA の CUDA 対応 GPU ではスレッド間で共 有される shared memory を利用することによって高 速にスレッド間でデータを交換することができる.現 在は全てのモデルの GPU は SM あたり 16KByte の shared memory を搭載する.一方レジスタは G80 系 や G9x 系では SM あたり 32KByte(32bit× 8,192), 最新の GeForce GTX 280 等の GT200 系のコアで は 64KByte(32bit×16,384) と shared memory より 容量が大きい.

このため各スレッドは基本的にレジスタにデータを 保持し,スレッド間でデータを交換するときにだけ shared memory を用いる.しかしながら FFT の計算 ではほぼ全てのデータを他のスレッドに送る必要があ るため,複素数データの実部をまず交換し,その後で 虚部を交換するといった2段階で行う.これによって 必要な shared memory のサイズはデータ保持に使う レジスタの半分で足りることになる.

CPUのキャッシュ上でFFTを計算する際に,デー タの格納順をbit-reverse順に入れ替える処理を避け るため図3に示すようなStockhamの自動ソートアル ゴリズム<sup>23)</sup>を使うことが多い.GPUのshared memoryでデータ交換をする場合にも同様にStockhamア ルゴリズムに従ったインデックスに読み書きすること でスレッド番号と保持するデータのインデックスの並 び順を一致させることができる.

入力サイズ N の FFT を以下のような R 回の基底  $r_k$  の FFT カーネルにより計算するとする.

$$N = \prod_{k=1}^{n} r_k$$

Stockham アルゴリズムを使用した場合, i 番目  $(1 \le i \le R - 1)$  のデータ交換における shared memory へ

表1 CUDA 対応 GPU の諸元.

	# of SP	# of SM	SP clock	CELOPS	Mom B/W	Mom Capacity
	# 01 51	# 01 510	51 CIOCK	GFLOI 5	Menn. D/ W	Meni. Capacity
GeForce GTX 280	240	30	$1.30  \mathrm{GHz}$	936	$141  \mathrm{GByte/s}$	1.0 GByte
Tesla S1070	240	30	$1.44~\mathrm{GHz}$	1037	110 GByte/s	4.0 GByte



図 3 Stockham アルゴリズムを用いた 8 点 FFT の計算.

のアクセスパターンは次のようになる . 書き込み先のインデックスは ,  $\operatorname{tid} + N/r_i * k$  $(k = 0, 1, 2, \cdots, r_i - 1)$ 読み込み元のインデックスは ,  $\operatorname{tid} \% p_i + \operatorname{tid} / p_i * p_i * r_{i+1} + k * p_i$  $(k = 0, 1, 2, \cdots, r_{i+1} - 1)$ ただし tid はスレッド番号 ,  $p_i$  は以下の通り .

$$p_i = \prod_{k=i+2}^{n} r_k$$

shared memory は 32bit 要素単位で 16 個のバン クに分かれており,16 スレッドが同時にそれぞれの バンクにアクセスすることができる.複数のスレッド が同じバンクに属する異なるアドレスにアクセスしよ うとするとバンクコンフリクトが発生し,より多くの サイクル数を要する.これは複数のスレッドが同時に shared memory にアクセスする CUDA GPU 特有の 問題で,CPUの on-chip キャッシュ等では起こらない.

バンクコンフリクトを起こさないためには連続する 16 スレッド, tid=  $\{16n, 16n + 1, \cdots, 16n + 15\}$ が 異なるバンクにアクセスする必要がある.書き込みに 関しては各スレッドがアクセスする shared memory のインデックスは隣接しており, バンクコンフリクト は一切起こらない.一方読み込みに関しては  $p_i$  個連 続でアクセスし  $p_i(r_{i+1} - 1)$ 間隔をあけるパターンを 繰り返すが,ここではバンクコンフリクトが生じる可



4 宗件式(3)を渦にす場合、理続するハングにアグビスするに めパンクコンフリクトが発生しない.ただしこの図に相当する r<sub>i+1</sub>は存在せず、パディングを挿入しない限りこの図のよう にはならない。

#### 能性がある.

 $p_i = 2^m \times l,$  l: odd numberのようにおくと,バンクコンフリクトが起きない条件は,

 $\wedge r_{i+1}$  is odd number.

$$m \ge 4$$
 (1)

(2)

または,

$$l = 1$$

または,

 $2^{m}l(r_{i+1}-1) \equiv 0 \mod 16$  (3) の何れかが満たされることである.条件式 (3) は図 4 のように順に右隣のバンクにアクセスする状況である. なお,条件式 (1) は条件式 (3) に包含される.これら の条件を満たさない場合には,必ずバンクコンフリク トが生じる.

3.3.1 パディング挿入方法 (1)

shared memory からの読み込み時にバンクコンフ リクトが起きている場合, $p_i(r_{i+1}-1)$ の間隔をあけ た後にパディングを挿入することでバンクコンフリク トを解消することができる.パディングの要素数をbとすると,

 $b=2^m\wedge l=1\wedge r_{i+1} \mbox{ is even number.} \eqno(4)$   $\ensuremath{\texttt{t}}$  ,

 $2^{m}l(r_{i+1}-1) + b \equiv 0 \mod 16$  (5) の何れかの条件を満たすような b を選ぶ .

このようなパディングを挿入することで shared memory から読み込む時のバンクコンフリクトは解 消される.一方 shared memory へ書き込む場合には  $p_i * r_{i+1} \equiv 0 \mod 16$ でなければ新たにバンクコン



図 5  $p_i = 1$ ,  $r_{i+1} = 4$ の場合.16要素毎に1のパディングを 挿入してパンクコンフリクトを回避.

フリクトが生じる.パディング挿入によって shared memory 使用量が増加することを考慮すると, p<sub>i</sub>\*r<sub>i+1</sub> を超えるパディングサイズを用いて shared memory 使用量を倍以上にすることはないであろう.この条件 下では高々2-way のパンクコンフリクトしか起きない. 書き込み時と読み込み時ではパンクコンフリクトが起 きた場合の影響が同じとは限らないため単純にコンフ リクトの回数を比較しても意味が無く,実際に両方の カーネルを実行して実行時間を比較する必要がある. 3.3.2 パディング挿入方法(2)

やや限られた条件で使えるパディング挿入方法とし て,16 要素毎にパディングを挿入するというものが ある.図5は $p_i = 1$ , $r_{i+1} = 4$ の場合である.こ の手法は $p_i$ , $r_{i+1}$ がともに2のべき乗のときのみ適 用できる. $p_i = 2^m$ , $r_{i+1} = 2^k$ の場合,16要素毎に  $2^m$ 要素のパディングを挿入することによって,shared memory 読み込み時だけでなく書き込み時もバンクコ ンフリクトが起きなくなる.

自動最適化ではまずパディング挿入方法 (2) の条件 を満たす場合には (2) を用いる.それ以外の場合には (1) の適用を試みる.

3.4 実装方法

図 6 に自動最適化の流れを示す.まず入力として1 次元 FFT の長さ及び何組の1次元 FFT を計算する かの情報が与えられる.FFT の長さに対して,パディ ング使用の有無を含めてあらゆる基底の組み合わせを 列挙し,それぞれに関して CUDA カーネルを生成し, コンパイルしてモジュールを得る.このモジュールを ロードして実行することによりカーネルの実行時間を 計測するが,このときカーネル呼び出し時に指定する スレッド数を調整して最適なスレッドブロック数を探 索する.

GPU が実行するのは計測対象である CUDA カー



図 6 CUDA 環境における FFT カーネルの自動最適化の流れ.入 カとして1次元 FFT のデータの長さ,計算する1次元 FFT の数が与えられ,最も高性能な CUDA カーネルが出力される.

ネルの部分だけで,他の処理は全てホスト側の CPU が実行する.GPU でのカーネル実行時間はごく一部 であり,自動最適化にかかる時間の 50%から 75%を 生成したカーネルのコンパイル時間が占めている.こ の最適化処理にかかる時間は入力サイズに依存し,使 用する基底の組み合わせが多い場合にカーネルのコン パイル回数が増加し,その結果最適化処理時間も増加 する.

4. 性能評価

前節で述べた自動最適化の性能評価を表 2 に示すシ ステムを用いて行う.性能値 (GFLOPS) は実行時間 *t*,入力サイズ *N*,計算する入力の数 *B*より,以下の 式で計算するものとする.

## $5N\log_2 N \times B/t \times 10^{-9}$

図 7 にパディング挿入が性能に与える効果を示す. 入力サイズが 2 のべき乗の場合に特にパディングの 効果が大きいが,これはパディングを使わない場合に 4-way や 8-way のバンクコンフリクトが発生してい るためである.他のサイズに関してはあまり効果大き くなく,最大でも 3%程の性能向上にとどまる.2 の べき乗以外では演算数が格段に多い3 基底や5 基底 カーネルを使用するため,バンクコンフリクトの影響

表 2 性能評価環境.

CPU	AMD Phenom 9500 Quad-Core Processor		
	$(2.2 \text{GHz}, \text{L}2=512 \text{KByte} \times 4, \text{L}3=2 \text{MByte.})$		
Memory	DDR2-1066 SDRAM 2GB $\times$ 4		
Chipset	AMD 790FX		
Interface	PCI-Express Gen 2.0 mode, 16 lanes.		
OS	OpenSUSE 11.0 (X86-64), linux 2.6.25		
Driver	NVIDIA ForceWare 180.22.		
Compiler	gcc 4.3.1 (host code)		
	NVIDIA CUDA Toolkit 2.1 (device code)		
GPU	NVIDIA GeForce GTX 280		



図 7 パディング挿入によるバンクコンフリクト調整の効果.1次 元 FFT を 32.768 組計算.GeForce GTX 280 を使用.



図 8 様々な基底の選択に対するパディング挿入の効果.192 点 FFT を 32,768 組計算.GeForce GTX 280 を使用.

が相対的に小さい.

図 8 に 192 点 FFT において様々な基底選択時の パディングの効果を示す."4,4,4,3" 以外の全ての基 底の選択時にはパディングの効果が大きく現れてい る.しかし最高性能となるのはパディングなしの場合 に"4,4,4,3" であるのに対して,パディングありの場 合は"3,4,4,4" と異なる.パディングなしの場合,バ ンクコンフリクトが少ない基底の組み合わせ・順序が 選択されている.一方パディングありの場合はもとも と生じていた 4-way バンクコンフリクトを全て解消



図 9 自動最適化と手動最適化,及び CUFFT ライブラリの性能比 較.1次元 FFT を 32,768 組計算.GeForce GTX 280 を 使用.

### している.

パディングなしの場合 "4,4,4,3" では 2-way バンク コンフリクトが,その他では 3-way 以上のバンクコン フリクトが shared memory からの読み込み時に生じ る. "4,4,4,3" で生じる 2-way バンクコンフリクトは 我々の考案した方法で対処すると shared memory へ の書き込み時に 2-way バンクコンフリクトを生じて しまうため性能改善に繋がらない.

この計測結果より, 少なくとも使用した GPU にお いては, パディングの効果が現れるのは 3-way 以上の バンクコンフリクトがある場合,またはパディングを 挿入することによって書き込み部分で新たにバンクコ ンフリクトが生じない場合と考えられる.

図9に自動最適化により生成されたカーネルと他の ライブラリの性能比較を示す."Hand-Tuning"はこ の自動最適化手法を確立する前に我々が手作業による 最適化で作成したカーネルであるが,512点FFTを 除く全てにおいて自動最適化によるカーネルの方が高 い性能を示している.512点FFTに関しても自動最 適化により生成されたカーネルと手作業による最適化 されたカーネルでは shared memory へのアクセス方 法は完全に同じであり,この性能差は記述の違い等か ら来ているものと考えられる.

自動最適化されたカーネルを用いた GeForce GTX 280 と Tesla S1070 の性能比較を図 10 に示す.2の べき乗などの演算量の少ないサイズに関しては高いメ モリバンド幅を持つ GeForce GTX 280 の方が高性能 であるが,演算量の多いサイズに関してはシェーダク ロックの高い Tesla S1070 の方が高性能という結果に なった.入力サイズのうち下線が付いているものは, 自動最適化の結果選択された基底が異なるものである が該当するものが多く,自動最適化が有効に機能して



の性能比較.1 次元 FFT を 32,768 組計算.

いるといえる.

図 10 の入力サイズの中で 432 が最も自動最適化の 時間が長く, Phenom 9500 + GeForce GTX 280 の 構成で約 54 秒を要した.その中で約 28 秒がコンパ イル時間,約 11 秒が CPU で行う計算結果のチェッ クにかかった時間である.この最適化時間は十分許容 範囲にあると考えられるが,GPUのハードウェアに 対して不変なので毎回実行時に最適化を行う必要はな く,オフラインであらかじめ最適化を行うことが可能 である.

#### 5. まとめと今後の課題

多次元 FFT の一部としても頻繁に用いられる, 複数 の1次元 FFT の計算を行う処理を CUDA 対応 GPU で高速に実行するための自動最適化手法を提案した. CPU の場合と同様の基底の選択などに加えて, CUDA GPU 独自の要素として最適なスレッドブロック数の 選択や shared memory のバンクコンフリクトを避け る手法を用いている.手作業による最適化では見落と しがちな可能性まで網羅的に探索することにより,512 点 FFT 以外の全てのサイズにおいて手作業で最適化 したコードを超える性能を達成できた.

現在は1次元 FFT の自動最適化にとどまっている が,今後は我々が以前提案した3次元 FFT<sup>14)</sup>や2次 元 FFT に拡張する予定である.また本手法の倍精度 演算への対応も容易であると考えられる.

謝辞 本研究の一部は科学技術振興機構戦略的創 造研究推進事業『ULP-HPC:次世代テクノロジのモ デル化・最適化による超低消費電力ハイパフォーマン スコンピューティング』,及び Microsoft Technical Computing Initiative "HPC-GPGPU: Large-Scale Commodity Accelerated Clusters and its Application to Advanced Structural Proteomics" によるも のである.また NVIDIA 社の方々には様々な技術的 サポートをいただき感謝いたします.

### 参考文献

- 1) General-Purpose Computation Using Graphics Hardware: http://www.gpgpu.org/.
- Stock, M.J. and Gharakhani, A.: Toward efficient GPU-accelerated N-body simulations, 46th AIAA Aerospace Sciences Meeting and Exhibit, AIAA 2008-608 (2008).
- Nyland, L., Harris, M. and Prins, J.: Fast N-Body Simulation with CUDA, *GPU Gems 3* (Nguyen, H., ed.), Addison-Wesley, chapter31, pp.677–695 (2007).
- 4) Larsen, E. S. and McAllister, D.: Fast Matrix Multiplies using Graphics Hardware, the 2001 ACM/IEEE conference on supercomputing (CDROM), ACM Press (2001).
- Cooley, J. W. and Tukey, J. W.: An Algorithm for the Machine Calculation of Complex Fourier Series, *Math. Comput.*, Vol.Vol. 19, pp. 297–301 (1965).
- 6) Mark, W.R., Glanville, R.S., Akeley, K. and Kilgard, M. J.: Cg: A System for Programming Graphics Hardware in a C-like Language, *ACM Transactions on Graphics (Proceedings* of SIGGRAPH 2003), Vol. 22, No.3, pp. 896– 907 (2003).
- 7) Buck, I., Foley, T., Horn, D., Sugerman, J., Fatahalian, K., Houston, M. and Hanrahan, P.: Brook for GPUs: Stream Computing on Graphics Hardware, *SIGGRAPH '04: ACM Transactions on Graphics*, Vol. 23, No. 3, pp. 777–786 (2004).
- 8) Tarditi, D., Puri, S. and Oglesby, J.: Accelerator: Using Data Parallelism to Program GPUs for General-Purpose Uses, *Proceedings of the* 12th international conference on Architectural support for programming languages and operating systems 2006 (2006).
- 9) NVIDIA CUDA: Compute Unified Device Architecture.
- http://developer.nvidia.com/object/cuda.html.
  10) Lindholm, E., Nickolls, J., Oberman, S. and Montrym, J.: NVIDIA Tesla: A Unified Graphics and Computing Architecture, *IEEE Micro*, Vol.28, No.2, pp.39–55 (2008).
- Moreland, K. and Angel, E.: The FFT on a GPU, Proceedings of SIGGRAPH/Eurographics Workshop on Graphics Hardware 2003, pp. 112–119 (2003).
- 12) Spitzer, J.: Implementing a GPU-efficient FFT, SIGGRAPH Course on Interactive Ge-

ometric and Scientific Computations with Graphics Hardware (2003).

- 13) Govindaraju, N.K., Larsen, S., Gray, J. and Manocha, D.: A Memory Model for Scientific Algorithms on Graphics Processors, the 2006 ACM/IEEE conference on supercomputing, IEEE (2006).
- 14) Nukada, A., Ogata, Y., Endo, T. and Matsuoka, S.: Bandwidth Intensive 3-D FFT Kernel for GPUs using CUDA, the 2008 ACM/IEEE conference on supercomputing (2008).
- 15) Govindaraju, N.K., Lloyd, B., Dotsenko, Y., Smith, B. and Manferdelli, J.: High Performance Discrete Fourier Transforms on Graphics Processors, the 2008 ACM/IEEE conference on supercomputing (2008).
- 16) Volkov, V. and Kazian, B.: Fitting FFT onto the G80 architecture (2008). http://www.cs.berkeley.edu/~kubitron/courses/ cs258-S08/projects/reports/project6\_report.pdf.
- 17) Whaley, R.C., Petitet, A. and Dongarra, J.J.: Automated empirical optimizations of software and the ATLAS project, *Parallel Computing*, Vol.27, No.1–2, pp.3–35 (2001).
- 18) Frigo, M. and Johnson, S.G.: The Design and Implementation of FFTW3, *Proceedings of the IEEE*, Vol.93, No.2, pp.216–231 (2005). special issue on "Program Generation, Optimization, and Platform Adaptation".
- 19) Püschel, M., Moura, J. M. F., Johnson, J., Padua, D., Veloso, M., Singer, B., Xiong, J., Franchetti, F., Gacic, A., Voronenko, Y., Chen, K., Johnson, R.W. and Rizzolo, N.: SPIRAL: Code Generation for DSP Transforms, *Pro*ceedings of the IEEE, special issue on "Program Generation, Optimization, and Adaptation", Vol.93, No.2, pp.232–275 (2005).
- 20) Advanced Micro Devices, Inc.: ATI Stream Computing (2009). http://ati.amd.com/techno logy/streamcomputing/sdkdwnld.html.
- 21) Gschwind, M., Hofstee, H.P., Flachs, B., Hopkins, M., Watanabe, Y. and Yamazaki, T.: Synergistic Processing in Cell's Multicore Architecture, *IEEE Micro*, Vol.26, No.2, pp.10–24 (2006).
- 22) Khronos Group: OpenCL The open standard for parallel programming of heterogeneous systems. http://www.khronos.org/opencl/.
- 23) Van Loan, C.: Computational Frameworks for the Fast Fourier Transform, SIAM Press, Philadelphia, PA (1992).